叫板ARM、MIPS，可配置处理器走向何方？ (3)

2008-10-13 11:49:15 作者：汤宏琳来源：电子工程世界

关键字：ARM、MIPS 可配置处理器

工艺与设计的鸿沟

　　单从Tensilica亚太区的销售额来看，固定体系结构的Diamond仍比较多。李冉也坦陈：“在对你的体系结构没有了解的情况下，推可配置处理器是一个很困难的事情。”相信这是大多数可配置处理器厂商在中国的境况。盘子小，自然各个分食者赚钱也相对困难。但是这些都是很动态的事情，一旦产生某个新兴应用，非可配置处理器不可，一下子扭转乾坤也不无可能。市场调研公司Semico Research曾预估，2005～2010年固定体系架构与可配置处理器的年成长率分别为10%与40%，可配置处理器增长速度远远高于固定处理器，在2010年时，使用可配置处理器核的soc器件出货量可望达10亿颗。

　　而使得李冉更津津乐道的是Tensilica可配置处理器自动产生的处理器RTL代码的功能。该功能可以和现在的SOC设计流程无缝结合，用于逻辑综合。处理器产生器还可建立与产生的处理器相匹配的系统软件。

　　“我觉得SOC是未来发展方向，”李冉强调。SOC一般指芯片里比较高级的、复杂的芯片，将一些原来有分立器件的系统都集成起来。早在两、三年前，行业巨头Intel并不认可 SOC，认为SOC太复杂了，开发起来很困难，甚至在2006年把XScale生产线卖给Marvell。但他们后来也改变了看法。因为不管集成度、面积、功耗等，SOC都可以很好的实现，但是IC设计本身也面临着很多竞争：随着芯片规模越来越大，工艺以摩尔定律成长，设计能力的弱势就显现出来，其中有很多因素：包括设计难度越来越大、EDA工具发展远远落后于工艺的发展。

　　“就像造了一个很大的船，货物却没有那么多”李冉说。我们需要往船上放一箱箱设备，但是这个设备生产速度很慢（设计人员设计速度非常慢），对产能的应用很不充分，这是个问题。工艺很好，可以集成很多晶体管，但是用RTL、Verilog语言设计很慢。如何能够快速设计成了业内公认的难题，也有很多公司从不同角度去解决这个问题，EDA公司在努力，很多初创公司也在努力。

　　Tensilica也是其中之一。依靠自动产生的处理器RTL代码功能，可以帮助较大程度缩短设计时间。比如用硬件写一个MMP（移动多媒体中断呢），验证一般要花费三个月时间，还有很多其他模块；而用Tensilica整个出来也就用这么短的时间，一般而言可以提高4~5个月，但是产生的芯片要大一些。

　　在这个成本为先的市场，芯片面积的增大，意味着成本的增加。对此，李冉解释，由于工艺变得集成度越来越高，成本的增加就没有那么显著。如果是在一个很差的工艺，一下子多几个平方毫米的硅面积的话，成本就会很高，但是如果工艺很高，多出零点几平方毫米的硅面积，成本的增加不是那么显著。但是由于现在没有更好的方法，EDA公司也没有革命性的突破，大家也在不断探索更好、更快、有效的ESL设计方法，来解决目前遇到的设计周期长，验证困难的问题。

在铲平的世界中……

　　正如当DOS是主流平台时，名不见经传的微软能够一跃成功，很多事情的成功是需要一些历史机遇的。ARM恰恰抓住了这个机遇，但在中国的IP授权市场上，可配置处理器技术及厂商还是后来者。

　　而且ARM所提出的在一个“铲平的世界”中提供服务的思想也深入人心。首先是专利授权费用，这是客户采用ARM专利时一次性付给ARM的费用；其次是按照一定比例收取客户产品的版权费，即客户每卖出一片芯片，就收取同等比例的费用。对于资金并不是很充裕的本土企业似乎第二项政策显得尤为重要。

　　“这也正是IP商业模式本身的意义所在，”李冉解释，因为随着半导体产业的分工越来越细，一个大的半导体公司囊括从头到尾设计的做法已越来越难。而且，单一公司的技术，因为竞争的原因，只能在企业内部使用。而IP则保证了世界的平等，不论大公司、小公司，都有机会参与竞争。

　　同时，“IP的价值在于Layout（设计），”该公司亚太区总监黄启弘在他的个人博客中写道。以帮助工程师更快开发性能更高、功耗更低的自主知识产权设计为使命的可配置处理器正在中国努力成长。但正如新生儿的成长要经历很多坎坷一样，一个新的技术最终获得大众市场的认可，并不是一件很容易的事。而最终可以检验的，唯有时间。